该负责人还表示,对于DRAM三星正在研发3D堆叠结构和新材料;对于NAND闪存,正在通过增加堆叠层数、同时降低高度来实现半导体行业最小的单元尺寸。
这一计划也将使三星的进度超过SK海力士,SK海力士曾在不久前宣布计划在2025年开始量产321层NAND芯片。
预计三星第9代NAND闪存芯片仍将采用双堆叠技术,其中包括在两个独立过程中创建NAND存储器,然后将它们组装在一起。
与老对手三星不同,SK海力士的300层NAND产品采用的是三重堆叠技术,每组分别堆叠120层、110层和91层,最后组合成一个芯片。
相比于三重堆叠,双堆叠工艺在生产成本和效率上存在着不小的优势。三星此举也是为了用成本优势来超越对手,从而巩固其市场领先地位。
在去年举办的三星技术日上,三星表示将在2030年实现堆叠多达1000层的技术。然而如果不采用三重堆叠工艺,要实现超过400层的堆叠将是一个挑战。因此业内人士表示三星可能会在第10代430层产品中开始采用三重堆叠技术。