华为芯片的1000天

而人们最关心的是：Mate 60 pro 所搭载的麒麟 9000s，到底是怎么来的？

马上就是麒麟 9000 的生日了，我们想在此之前，跟大家讲述一下它的下一代芯片麒麟 9000s 的故事，这是一个鼓舞人心的故事。

为此，知危编辑部找到了半导体产业相关人士、华为的前员工、供应链上下游企业人士，希望能获得一些答案，感谢他们在有限的范围里尽可能坦诚地分享，让我们得以尽可能准确的窥见芯片行业过去三年的发展路径。

在其中，知危感受到的，不仅是华为，而是整个产业链在为了共同的目标协同进发，完成这个结果。

其实，自麒麟项目启动起，不少芯片就是交错研发的。

比如麒麟 920 和麒麟 910，几乎是并行开发和交付的，这种方式在内部被称为 “ 拧毛巾模式 ”。

那么，按照惯例，麒麟 9000 在 2020 年量产时，应该已有并行的新项目处于开发状态。

知危所联系的芯片行业相关人士吴旭对 8 月 30日 购买得到的华为 Mate60 pro 进行了拆机，并且对芯片进行了 Decap（开封）。

进行 Decap 除了观察分析芯片的内部结构，也是为了寻找麒麟 9000s 的真实量产日期。此前，互联网上盛传芯片外壳上的 “ 2035CN ” 代表芯片是在 2020 年第 35 周生产，但他认为这个信息的参考价值不大，更像是某种混淆视听的 “ 伪装 ”。

吴旭通过酸洗放大后得到了一个特殊的编码 “ 2017 ”，经过几方求证，他认为这是 TO（ Tape-out ）日期，也就是集成电路（ IC ）或印刷电路板（ PCB ）设计的最后步骤的日期，一般来讲，这个数字出现在芯片金属层的第 13~15 层。

而 “ 2017 ” 的含义是，2020 年第 17 周。

一般地，芯片会在定稿后 100~200 天开始进行量产，所以，该人士认为，手中这片麒麟 9000s 的真实生产日期为：2021 年初。

芯片量产前要经过四个阶段，设计阶段、开发阶段、试产阶段和量产阶段。流片往往是芯片制造中最重要最烧钱的环节，有芯片厂曾估算 7nm 工艺一次流片要 3000 万美元。而这个过程至少持续三个月（ 包括原料准备、光刻、掺杂、电镀、封装测试 ），要经过 1000 多道工艺，生产周期较长。

结合流片时间和该枚芯片的生产日期，该人士判断麒麟 9000s 的立项时间至少不晚于 2020 年，并且一开始就以不在台积电（ TSMC ）进行生产为目的。

另外一位华为员工向知危证实，麒麟 9000s 的立项生产时间在一年半左右，时间 “ 大概 19 年末 ”， 并且在设计阶段耗费了一些精力。

该人士称，海思和其他芯片设计厂不同的地方在于，“ 基本上都会做DTCO（ 电路设计与工艺协同优化 ），并且下放到晶体管层面的细节，不只做单纯的布线。” 这样做的好处是性能更好，缺点在于需要更长的时间和更高的技术设计。

“ 比如正常设计的密度和性能是 95%，经过 DTCO 的优化，可能达到 100% 或更好，但是很费时间，还需要和 fab 厂商设计协同。各芯片设计厂可以做，但基本不做，高通有时候做一些。”

根据其掌握的消息，麒麟 9000s 内部曾有版本被称为 Hi36b0 。Hi 代表华为海思，36 代表麒麟旗舰产品线，b0 代表第十一代。在这次芯片的量产中，则是采用了新的标识，也就是 Hi36a0V120 而不是 “ b0 ”。后面的 “ V120 ” 中的 2 和 0 代表版本更改和小的优化迭代数字 （ V 后面的 1 在其他华为芯片上指产品代数，例如电视机的芯片第一代是V100第二代是V200，但在 Hi36 麒麟系列上暂不确定其含义 ）。

除了这串代号，麒麟 9000s 在内部还有一个更容易记住的名字，夏洛特，美国城市名。

麒麟芯片虽然以中国神话神兽为称，但是具体型号在内部一直以美国城市命名。上一代麒麟 9000 为巴尔的摩，990 为凤凰城，985 为图森，980 为亚特兰大，970 则为波士顿。

制程上，从知危编辑部获得的麒麟 9000s 的 SEM（ 扫描电子显微镜 ）图来看， 麒麟 9000s 的 Cell Height（ 标准单元高度，常用来衡量芯片工艺水平 ）为 240nm。

经过酸洗后放大 60 万倍的麒麟 9000s 局部图

2020 年，台积电披露自家初代 7nm 低功耗高密度方案时，Cell Height 值也是240nm。

也就是说，毫无疑问，华为的麒麟 9000s 达到了 7nm 工艺水平。

放大 10 万倍后整齐排列的麒麟 9000s 晶体管

与此同时，知危编辑部获得了麒麟 9000s 的 芯片物理结构图 ，结构上，麒麟 9000s 与上一代芯片麒麟 9000 有非常大的差别。

所以，我们可以在这里略带兴奋或是自豪地告诉大家：麒麟 9000s 是一款全新的、并非由麒麟 9000 存货修改而来的、达到了 7nm 先进制程的芯片。

吴旭告诉知危，夏洛特共有 8 个核心，为三丛簇（ 一种排布方式 ），分布是 1+3+4，主频最高超过 2600MHz，GPU 则为 Maleoon 910 。

华为的 5G 基带部分一直都是以 4G+5G 两个模块、中间用巴龙基带芯片连接的设计，这一代则没有采用这种架桥方式，而是用一个模块集成了 4G 与 5G。

和麒麟 9000 相比，夏洛特 CPU Cluster 巨大的面积，发生了大的变化，这代的总线，不像上代的总线与超大核使用了性能库，这代只有超大核使用了性能库。

GPU 方面，夏洛特的 Maliang 910 则是 Cu 设计。其设计规模与上代相比略微缩小了一部分，为 4CU 左右两组 ALU Core，每组 128Alus，总计 2x4x128Alus=1024Alus，频率最高750Mhz，理论性能为 1536Gflops，中间的则是 GPU L2 Cache，大约为 1MiByte。从其 GPU的规格上来说不与常见的 IMG/MALI/Adreno/Rdna/Cuda 相同。

但，众所周知，华为不具备先进制程芯片的制造能力，所以问题来了：

在多轮制裁的情况下，华为，或者说中国厂商，是如何做出7nm芯片的？

在之前，华为是比较信任台积电的，有相关人士向知危透露，当时华为高层内部曾判断台积电断供的可能性较低。

一方面，制裁前，双方已经达成了生产最先进制程 5nm 工艺的麒麟 9000 芯片的合作，正处于不断深入合作的境地。另一方面，芯片代工锚定一家工厂制造也出于成本考量。

“ 现在看来，在那个环境下，坚持把鸡蛋放在一个篮子里似乎很不明智，一旦台积电拒绝华为的流片（ 试生产 ），就无法继续生产，走下面的流程 ” 有关人士向知危表示。

2020 年 5 月，来自美国升级制裁，其宣布限制使用美国技术的厂家（ 如台积电 ）给华为代工芯片，此禁令并未立即实施，美国给出了 120 天缓冲期。

2020 年 7 月 16 日的业绩发布会上，台积电选择了妥协，表明 9 月 14 日之后，台积电将不再继续给华为供货芯片。

华为的反应非常迅速，在制裁发布之后，内部立刻下达了麒麟 9000 的量产决定。

一般来说，海思设计的芯片要经过多次投片（ 设计好后给工厂进行试生产测试 ），一位华为相关部门的员工向知危表示，当时麒麟 9000 的决策本来是投片 3 次，但是在第 2 次后遇到了制裁令，所以 “ 第 3 次没投，直接量产了 ”。这些芯片，帮助华为在彻底断供后支撑了近两年时间。

2020 年 10 月 31 日，麒麟芯片及技术开发部内部举办了一场麒麟 9000 的发布会，核心主题是“ 坚定信念，永不言弃 ”。

受访者供图

但是，麒麟 9000 用一片就少一片，未来的芯片麒麟 9000s，由谁来打造呢？

2020 年，是个特殊的节点，中国厂商处于生死存亡时刻的不仅只有华为，还有中芯国际（ SMIC ）。

这年的中秋节，恰逢国庆假期，中芯国际的前员工徐勤和团队同事突然被紧急叫到了公司，他们收到了一个令人震惊的消息：美国商务部工业与安全局（ BIS ）已经根据美国进出口管制条例，向中芯国际的部分供货商发出信函，要求其对中芯国际供货前，必须要申请出口许可。

这个消息在 12 月 4 日才正式由美国国防部发布，公告中宣称正式将包括中芯国际在内的四家中国企业加入“ 军事最终用户 ”（ Military End-User ）名单。

当时的中芯国际是中国大陆最有可能跻身世界一流行列的芯片制造企业，如果无法得到境外的先进设备和原材料，中芯国际的成长进度会被严重拖慢。

措手不及的恐慌和紧急调整的工作并行。“上面要求每个人分析当前自己的设备，如果停了该怎么办？解决办法是什么？零部件、原物料、需要国外厂商过来做服务的设备，自己能做吗，能做多少？” 徐勤回忆。

“ 最坏的打算就是完全切割，不相往来了。”

对应的，相关的美国企业也在和律师团队解读美政府发布的信息，但是涉及国家利益的法令，对方也只能是友好协商，立刻执行，无法越雷池半步。短期的惊慌之后，中芯国际发现，限制内容集中在高端制程所需技术和设备，“ 卡脖子 ” 留出了一丝呼吸的契机。也因此，国产替代的步伐被推着进入快车道。

但，最受影响的则是中芯国际的先进制程团队， 据接近中芯国际的人士透露 ，内部曾有人提议先购买 ASML 的 EUV 光刻设备（ 常用于 7nm 及以下制程的设备 ），同时进行相关制程技术的开发。

不过，这个提议未被采纳。 因为当时无论是台积电还是三星，都先使用 DUV 光刻来完成 “ 过渡版 ” 的 7nm 工艺，在积累了更多经验、达到一定规模后，才导入 EUV。（ DUV 光刻机精度较 EUV设备低，一般认为，“ 5nm ” 制程是其的制造极限，但业内 7nm 左右就会采用 EUV 光刻机 ）

另一部分原因则是由于设备过于昂贵，推迟了下单时间，并在后续交付不断被卡，至今无法交付。

中芯原计划从 28 纳米向 20 纳米进军，但后来内部决定放弃 20 纳米，直接进入更先进的 14 纳米。并在 2019 年试产良率从 3% 迅速提高到 95%，实现量产。

关于 7nm 芯片的开发阶段，我们可以从 2020 年 12 月梁孟松（ 现任中芯国际联合首席执行官 ）致董事会的信函中看出一二。“ 这段（ 2017~2020 ）期间，我尽心协力完成了 28nm 到 7nm，共五个世代的技术开发......目前，28nm，14nm，12nm，及 n+1 等技术均已进入规模量产，7nm 技术的开发也已经完成，明年（ 2021 ）4 月就可以马上进入风险量产......”

有意思的是，信中预估的风险量产时间点为 2021 年 4 月，这与前文中判断的麒麟 9000s 生产时间是惊人吻合的。

新的问题是，在没有先进光刻机的情况下，中芯国际使用了哪种技术？如果量产 7nm 制程在国产芯片上，会遇到哪些难题？

我们需要重新认识一下芯片了，薄薄的芯片其实内部可能多达百层。

芯片工艺，都是先在硅片上做出晶体管形貌，一层层沉积镀膜，堆出上面的金属层、隔离层、钝化层，其中最底端的才是最核心、工艺最尖端的部分，电容和晶体管都在这里，叫做底层器件。一般我们所指的几纳米芯片，指的就是最下面的晶体管部分。

到了 28 纳米以下，因为量子隧穿效应严重，会漏电，平面型晶体管无法满足使用要求，必须把栅极像个鱼鳍一样立着包起来，做成 FinFET，也就是 “ 鳍式场效应晶体管 ”。说起来，这个创新来自于华裔科学家，曾经的台积电首席技术执行官胡正明教授。

这个时候立体型晶体管其实很难用长度量化，看其到达什么工艺水平，也就是俗称的几纳米，要看多个技术指标，比如晶体管栅极、鳍间的最小间距（ Fin Pitch ），Cell Height、以及晶体管密度（ 芯片上每一毫米能容纳多少晶体管 ）。

而最先进的 193nm DUV 浸没式光刻机能够提供 36~40nm 的半周期分辨率，满足 28nm 逻辑技术节点的要求。小于这个尺寸，就需要双重甚至多重光刻技术。

多重光刻技术的核心就是把原来一层光刻的图形拆分到两个或者多个掩膜上，用多次光刻和刻蚀来实现原来一层设计的图形，使其可以蚀刻出超过单次曝光 CD（ Critical Dimension，指在集成电路光掩模制造及光刻工艺中为评估及控制工艺的图形处理精度，特设计一种反映集成电路特征线条宽度的专用线条图形 ）的数据。

双重曝光被广泛应用于 22nm、20nm、16nm 和 14nm 技术节点以及先进工艺非关键层制作。但在 EUV 光刻机技术成熟后，台积电、三星逐渐用上 EUV 光刻机，这是一种完全不同的技术路线，只需要一次曝光就能达到效果。

中芯国际要在没有 EUV 光刻机的前提下做到 7nm，可以说是用 “ 旧技术旧机器 ” 达到先进目标，这有点像用铁杵雕花。2019 年台积电曾通过 DUV 设备生产 7nm 节点（ N7 ）芯片，后开始使用EUV光刻机。

实现双重甚至多重光刻的技术路线有很多种，比如 LFLE 工艺、LELE 工艺、LELELE 工艺、SADP、SAQP 技术等。

之前曾有消息称华为可能会通过所谓的 “ 芯片堆叠 ” 技术，用两个 14nm 芯片达到 7nm 芯片的效果。但一位了解芯片制程的人士告诉知危这不太可能，“ 一般这种工艺用于 HBM（ 高宽带存储器 ）的 3D 封装技术，并不是一个 14+14=7 的问题，解决两个芯片组之间的走线设计、能耗、面积等问题都有巨大的难度，用在手机芯片完全不现实。”

一位相关人士告诉知危，中芯国际是采用了 SAQP 技术路线来实现 7 nm 工艺的。

另一位近中芯国际的人士透露，2017 年梁孟松加入中芯国际时，要求自己负责的部门技术人员全部学会 SAQP 技术，“ 新入职的工程师都要加班学习这项技术。”

那么所谓 SAQP 技术是什么呢？

SAQP 的中文名字叫 “ 自对齐四重曝光 ”，它的实现原理简单通俗来讲是：

①先用光刻机画 “ 格子 ”，随后用蚀刻机刻出 “ 格子 ”；

②在刻出的格子上进行化学气相沉积镀膜；

③用蚀刻技术去除水平面上的镀膜，此时我们获得了由薄膜组成的 “ 侧壁 ”；

④再进行一轮蚀刻，这样我们就获得了由薄膜侧壁组成的更密的 “ 格子 ”；

⑤再进行一次化学气相沉积镀膜；

⑥用蚀刻技术去除水平面上的镀膜；

⑦再次蚀刻，获得更加密的 “ 格子 ”；

⑧在格子的阻挡下，继续向下蚀刻；

⑨去掉镀膜格子，留下真正需要的 “ 格子 ”。

知危另外渲染了一张动图，以供大家更好理解：

至此，我们利用蚀刻技术，在只拥有 DUV 光刻机这把很粗的 “ 刷子 ” 情况下，画出了细线。

其实，无论前文提到的哪种技术理论，都已经出现了多年，但在工艺的技术选择和节点选择上，学习曲线会显得极为重要，因为每跨一步都需要大量的资金和人力。

而中芯国际能完成如此高难度的事，除了关键技术人员，或许跟他的企业文化有关。

徐勤认为，“ 服从、强执行力、在技术层面上的绝对务实 ” 造就了有 20 余年历史的中芯国际。

“ 明确了研发目标后，结果导向，百分之百执行，更尊重做事的人。” 据其观察，人事的变动对于公司各项目的研发影响很少，加上强执行力，让公司能有很好的发展。

知危了解到一个未能证实的业内传言，中芯国际的先进制程团队，曾经连续三年全年无休，只在一年元旦放了一天假。

而从结果上看，按照过去先进工艺的时间节点计算，中芯国际的确用 3 年时间，走完了其他厂商 10 年的路。

相关人士向知危透露，夏洛特立项之后，一开始的代工厂就定为了中芯国际，并且这也是唯一可行的方案，当时华为处于被技术围堵的阶段，从台积电购得的先进芯片即将消耗殆尽，材料进口也受到阻碍。

值得一提的是，在麒麟 9000 芯片研发时期，华为就曾在中芯国际流过片，“ 但是后来没上，不过下一代（ 9000s ）就是了 ” 一位中芯国际的员工提到。

在制裁的步步紧逼下，去 A（ 美 ）化在华为内部全面展开。“ 不只是技术上去 A，办公软件、专业软件也一样，没有就自己做，最后达到美国产品和技术完全退出工作流 ” 有前员工提到，当时有华为通信部门直接下马重新论证可行性。

由于无法判断日益加紧的限制究竟有多大，在最短时间内完成夏洛特的量产就成为重中之重。双方合作的第一步就是进行工艺迁移和匹配，这往往被外界忽视。

一般来讲，在先进制程上，设计方案与各家代工厂还有一道适配的过程，台积电、三星这样的先进制程代工厂拥有专门的团队进行 “ 转码适配 ”，但是 “ 中芯国际国际当时没有这样的设计规则迁移团队，华为曾派驻了一支团队进行工艺适配 ” 相关人士说，整个过程在 3~6 个月左右。

这之后，良率就成为了关键。

在半导体领域，良率关乎芯片量产成本，每片晶圆上质量合格的芯片越多，芯片的成本就越低。而最终良率由每一步工艺的积组成，即使假设某个晶圆厂的产线上每一道制程高达 99%，那么经过 500 道工序后整体良率只有 0.66%，出来的完全是废片。总的来说，良率可以细分为 Wafer（ 硅晶圆 ）良率、Die 良率和封测良率，Die 良率相对对总良率的影响更大。

相关人士告诉知危，夏洛特在风险量产的时候良率大概在 35%，而一般来说，达到量产至少要到 50% 以上，但这也与能达到 90% 以上良率工艺成本相差一倍。

知危另外获悉，今年，某封装厂接到夏洛特芯片的订单，该厂在近几个月达到月产能 400 万片。

至于现在的真实总良率，我们不得而知，由于跟芯片成本强相关，这一般会被厂商视为秘密。

但，相关人员向知危透露，夏洛特在正式量产初期，良率已经达到了 50%-60% 左右，并且之后的良率爬坡也相当可观，可以支持其成本可控的大规模投产。

所以，你可以看到这样一则新闻：华为目标在 2024 年出货 6000-7000 万部智能手机。

而在 2022 年，华为智能手机的出货量仅有 3000 万部左右。

此时，或许我们可以长舒口气，说一句：

轻舟已过万重山。

麒麟 9000s 的成功，或许是芯片国产化的里程碑，但这只是漫漫长路上的一个阶段性胜利。

一位半导体行业从业者担忧地向知危表示，成果展现后，预期未来的制裁会更加猛烈，这次成功，是在制裁下有限的空间里 “ 喘了口气 ”，“ 卡脖子这个事情，这次它卡在这里，下次呢？下次可能手就伸得更深了 ”。

在做这篇文章时，知危很真切地感受到，技术的创新突破更多是协同作战的结果，当一场危机撬动行业时，无法单纯的去判断这到底是一场浩劫还是置之死地而后生的机遇。很多从业者都有一种莫名的 “ 信念 ”。在他们眼中，只要确定目标，务实协同，就没有什么完成不了的事。

我们想，这大概就是所谓的：

信念可移山。

下一代芯片，代号 “ 纳什维尔 ”，正在路上。

（ 应受访者要求，文中所涉人名均为化名 ）