AMD "Zen 5" CPU 微体系结构将显著提高 AVX-512 工作负载的性能，消息来源称，在使用 AVX-512 的基准测试中，性能比 "Zen 4 "提高了 40%。一张泄露的 AMD 幻灯片详细描述了 "Zen 5 "的执行引擎，该公司是如何做到这一点的--它运用了真正的 512 位 FPU。
目前，AMD 在 "Zen 4 "上使用双泵送 256 位 FPU 来执行 AVX-512 工作负载。更新后的 FPU 将大大提高内核在利用 512 位 AVX 或 VNNI 指令的工作负载（如人工智能）中的性能。
为 "Zen 5 "提供 512 位 FPU 意味着 AMD 还必须扩大辅助设备的规模--所有为 FPU 提供数据和指令的组件。因此，公司增加了 L1 DTLB 的容量。加载-存储队列已经扩大，以满足新 FPU 的需要。L1 数据高速缓存的带宽增加了一倍，大小增加了 50%。L1D 的大小从 "Zen 4 "的 32 KB 增加到现在的 48 KB。FPU MADD 延迟时间缩短了 1 个周期。
除了 FPU，AMD 还将整数执行管道的数量从 "Zen 4 "的 8 个增加到 10 个。每个内核的独占二级缓存大小仍为 1 MB。
