JEDEC 固态技术协会今天宣布发布 JESD79-5C DDR5 SDRAM 标准。JEDEC DDR5 SDRAM 标准的这一重要更新包括多项功能，旨在提高可靠性和安全性，并增强从高性能服务器到人工智能和机器学习等新兴技术等广泛应用中的性能。JESD79-5C 规范文本现可从 JEDEC 网站下载。
JESD79-5C 引入了一种创新的解决方案来改善 DRAM 数据完整性，即每行激活计数 (PRAC)。PRAC 在字行粒度上精确计算 DRAM 的激活次数。当支持 PRAC 的 DRAM 检测到激活次数过多时，系统会发出警报，暂停流量并指定时间采取缓解措施。这些相互关联的行动巩固了 PRAC 的能力，使其能够通过 DRAM 与系统之间的密切协调，提供一种基本准确、可预测的方法来应对数据完整性挑战。
JESD79-5C DDR5 提供的其他功能包括：
将定时参数定义从 6800 Mbps 扩展到 8800 Mbps
将 DRAM 内核定时和 Tx/Rx AC 定时扩展到 8800 Mbps，而之前的版本仅支持高达 6400 的定时参数和高达 7200 DRAM 内核定时的部分片段
引入自刷新退出时钟同步，以优化 I/O 训练
纳入 DDP（双芯片封装）时序
弃用 PASR（部分阵列自刷新），以解决安全问题
JEDEC 董事会主席 Mian Quddus 说："我很高兴强调 JEDEC 的 JC-42 固态存储器委员会为推进 DDR5 标准所做的共同努力。JESD79-5C中突破性的新功能旨在支持业界在广泛应用中对安全性、可靠性和性能不断发展的需求。"
"JC-42 委员会很高兴推出 PRAC，这是一个有助于确保 DRAM 数据完整性的全面解决方案，是 DDR5 更新的一个组成部分。"JC-42 委员会主席 Christopher Cox 指出："我们正在努力将这一功能纳入 JEDEC 的其他 DRAM 产品系列。"