
近日,祥硕(ASMedia)展示了USB4 v2主控、PHY物理层方案的原型,还是基于FPGA,不但可以支持USB4 v2 Gen3 80Gbps带宽速率,更是能够实现USB4 v2 Gen4 160Gbps。
相比于现在的USB 40Gbps,这已经是四倍的提升。
另外,USB4 v2还采用了PAM3信号编码调制,祥硕的方案也已支持。
祥硕还公开了原型方案的眼图,平整顺滑,说明信号完整性、扭曲、噪音等指标都非常不错。
祥硕预计很快就能完成USB4 v2主控芯片的流片,落地商用则可能要等到2025年下半年的某个时候。


