FMS 2024 展会上的Kioxia展台非常热闹，多项技术演示让参观者目不暇接。BiCS 8 制造流程的演示首先吸引了人们的注意。Kioxia 和 Western Digital宣布BiCS 8 将于 2023 年 3 月出样。
在报道Kioxial 的2Tb QLC NAND 设备和 Western Digital 的 128TBQLC 企业级固态硬盘概念验证演示时，我们曾对其 CMOS Bonded Array (CBA) 方案略有了解。在 Kioxia 的展台上，我们获得了更多信息。
传统上，闪存芯片的制造包括在闪存阵列外围放置相关逻辑电路（CMOS 工艺）。然后，工艺转移到将 CMOS 放在单元阵列下面，但晶圆开发工艺是系列化的，先制造 CMOS 逻辑，然后在上面制造单元阵列。然而，这也带来了一些挑战，因为单元阵列需要一个高温处理步骤，以确保更高的可靠性，这可能会损害 CMOS 逻辑的健康。由于最近晶圆键合技术的进步，新的 CBA 工艺允许 CMOS 晶圆和电池阵列晶圆并行独立加工，然后拼接在一起，如上图所示。
BiCS 8 3D NAND 包含 218 层，而 BiCS 5 为 112 层，BiCS 6 为 162 层。公司决定跳过 BiCS 7（或者说，这可能是作为内部测试工具的短暂一代产品）。这一代产品保留了 BiCS 6 的四平面电荷阱结构。其 TLC 版本为 1 Tbit 设备。QLC 版本有两种容量--1 Tbit 和 2 Tbit。
Kioxia 还指出，虽然其层数（218 层）与竞争对手的最新层数相比并不占优势，但其横向扩展/单元收缩使其在位密度和运行速度（3200 MT/s）方面具有竞争力。作为参考，美光最新推出的G9 NAND 有 276 层，在 TLC 模式下位密度为 21 Gbit/mm2，工作速度可达 3600 MT/s。然而，其 232L NAND 的运行速度仅为 2400 MT/s，位密度为 14.6Gbit/mm2。
必须指出的是，CBA 混合键合工艺与其他供应商目前使用的工艺相比具有优势，包括美光的 CMOS under array（CuA）和 SK hynix 在 2010 年代末开发的 4D PUC（periphery-under-chip）。预计其他 NAND 厂商最终也会采用 Kioxia 所用的混合键合方案的某些变体。