随着 PCIe 5.0 在数据中心和消费市场的部署不断加快，PCI-SIG 也没有闲着，已经开始着手让生态系统为 PCIe 规范的更新做好准备。在 FMS 2024 大会上，尽管 PCIe 6.0 甚至还没有开始出货，但一些供应商甚至已经开始谈论具有 128 GT/s 性能的 PCIe 7.0。
PCI-SIG 已经向其成员提供了 PCIe 7.0 规范（0.5 版），预计完整规范将于 2025 年正式发布。其目标是使用 x16 链路提供 128 GT/s 的数据传输速率和高达 512 GBps 的双向流量。与 PCIe 6.0 类似，该规范也将使用 PAM4 信号并保持向后兼容性。在起草过程中，还将考虑电源效率和芯片面积。
与以前的 NRZ 方案相比，改用 PAM4 信令会带来更高的误码率。因此，有必要在 PCIe 6.0 中采用不同的纠错方案--PCIe 6.0 的流量控制单元 (FLIT) 编码不是在可变长度的数据包上运行，而是在固定大小的数据包上运行，以帮助前向纠错。PCIe 7.0 保留了这些方面。
PCIe 6.0 合规计划的集成商名单预计也将于 2025 年公布，不过初步测试已经在进行中。在 FMS 2024 演示中，Cadence 为其 PCIe 6.0 IP 产品提供了 3nm 测试芯片，并展示了 Teledyne Lecroy 的 PCIe 6.0 分析仪。这些时间表与前几代 PCIe 的规范完成日期和合规计划可用性完全吻合。
该工作组还打算开发针对特定技术的外形设计，包括可插拔光学收发器、板载光学器件、协同封装光学器件和光学 I/O。PCIe 6.0 规范的逻辑层和电气层正在得到增强，以适应新的光学 PCIe 标准化，这一过程也将与 PCIe 7.0 同步进行，以配合该标准明年的发布。
PCI-SIG 还正在开展布线计划。在消费者方面，我们已经看到 Thunderbolt 和外部 GPU 机箱的显著发展。不过，即使是数据中心和企业系统也在转向布线解决方案，因为将存储等组件从 CPU 和 GPU 中分离出来显然更有利于散热设计。此外，板载信号线很难在较长距离内保持信号完整性。在计算系统内部布线可以解决这一问题。
OCuLink 成为一个不错的候选产品，并作为服务器系统的内部链接被广泛采用。它甚至还出现在一些中国制造商面向消费市场推出的迷你 PC 中，尽管其外部形态的吸引力有限。随着速度的提高，为外部 PCIe 外围设备（甚至连接系统内的组件）制定一个广泛采用的标准将势在必行。