作为领先的半导体制造公司，台积电积极致力于提高其即将推出的节点的效率，即使这些节点已经定型并准备进行大批量生产。 据一位名为Dr. Kim on X的台积电员工称，最近的 2 纳米 N2 节点试运行显示，与基准预期相比，生产良率提高了 6%。台积电方面表示，当 2025 年底开始量产时，这一进步将为公司客户节省大量成本。
不过，关于是在 SRAM 还是逻辑测试芯片上实现收益的具体细节仍未披露。 在台积电准备于 1 月份推出 2 纳米技术穿梭测试晶圆服务之际，这一时机尤其值得注意。
根据台积电的预测，采用 N2 工艺制造的芯片功耗将降低 25-30%，同时保持与 N3E 节点相同的晶体管数量和频率。 此外，该技术的性能有望提高 10-15%，晶体管密度提高 15%。
N2 工艺的一项关键创新是增强了 GAA 纳米片晶体管的设计，与 3 nm FinFET 晶体管相比，由于栅极可以从四面进行控制，因此静电控制得到了改善，栅极漏电也有所减少。
这一进步通过更好的阈值电压调节能力，使更小的高密度晶体管也能保持可靠的性能。 距离全面量产开始还有大约七到八个月的时间，公司还有大量的时间来进一步优化制造工艺，并有可能实现更多的良品率改进，尽管这种可能性较小。
